课程编号：161035

编写人：李建英

审核人：王文虎

一、学时学分

自动化专业 课程总学分：2 课程总学时：32 实验学时：16

二、适用专业及开课学期

自动化专业 7学期

三、实验的地位、作用和目的

EDA实验是学习本课程的一个重要环节。通过实验，要求学生学会正确使用EDA实验箱，掌握大规模可编程逻辑器件的开发，熟练使用Max＋plusII开发环境，掌握VHDL语言的编程，掌握数字电路和系统的设计。通过实验，使学生加深对课堂专业教学内容的理解，提高学生实际工作能力，培养学生理论联系实际的能力，实事求是，严谨的科学作风，为学习后续课程和从事实践技术工作奠定基础。

四、实验基本原理

EDA技术是以计算机为工具，在EDA软件开发平台上，对以硬件描述语言为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化逻辑仿真，直到对特定目标芯片的适配编译、逻辑映射和编程下载等。通过实验，使学生掌握利用硬件描述语言进行电路设计的方法，进一步掌握Max＋plusII开发软件的操作使用，掌握从电路原理设计、软件仿真到硬件下载、测试的全部流程，制作完成具有一定综合功能的数字逻辑电路。

五、主要实验仪器设备

计算机、FPGA适配板、EDA实验开发系统、示波器、Max+PlusII工具软件等。

六、实验基本要求

学生在实验前做好预习，实验课时由指导教师讲解实验目的、基本原理、EDA实验开发系统、实验关键点及注意事项；然后学生严格按实验操作规程进行实验。对于设计性实验，实验时先由教师介绍基本原理和实验要求，然后由学生独立设计并完成下载验证和测试。实验完毕由教师验收合格后方可离开，并写好实验报告。实验报告应包括实验名称、实验者姓名、实验目的、使用的仪器设备及数量、实验原理、实验电路、程序清单、实验步骤、实验现象、实验结果及分析等。

七、实验教材与实验指导书

实验指导书：《EDA技术及应用》谭会生主编 西安电子科技大学出版社2001

八、考核方式与成绩评定

实验成绩由笔试、实际实验技能考核和平时实验成绩三大部分构成。其中笔试内容从实验试题库中抽取；实际实验技能考核采取所有实验结束后，以考试的形式让学生独立完成所要求设计的实验内容，根据实际操作情况给学生分数；平时实验成绩主要由实验指导教师根据学生的预习报告、实验态度、实验技能、解决实际故障和处理人为设置故障的能力、回答问题情况和实验报告内容等综合评定。实验课成绩占本课程总成绩的比例按规定执行。

九、实验项目开设情况

十、“三性”实验简介

实验一 1位二进制全加器的设计 （设计性）

（一）实验目的

1、初步掌握Max+PlusII软件的基本使用，包括设计的输入、编译和仿真。

2、掌握Max+PlusII的层次化设计方法。

3、初步了解可编程逻辑器件的设计全过程。

（二）实验基本要求

1、设计出1位二进制全加器的顶层原理图。

2、详细设计各底层单元、进行系统编译、仿真并下载到实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验二 3-8译码器的设计 （设计性）

（一）实验目的

1、掌握组合逻辑电路的设计方法。

2、掌握VHDL语言的基本结构及设计的输入方法。

3、掌握VHDL语言的基本描述语句的使用方法。

（二）实验基本要求

1、编写3-8译码器的VHDL源程序。

2、对程序进行编译、仿真并下载到实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验三 十进制计数器的设计 （设计性）

（一）实验目的

1、进一步掌握VHDL语言的基本结构及设计的输入方法。

2、掌握VHDL语言的时序逻辑电路的设计方法。

3、掌握VHDL语言的基本描述语句的使用方法。

（二）实验基本要求

1、编写十进制计数器的VHDL源程序。

2、对程序进行编译、仿真并下载到实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验四 8位移位寄存器的设计 （设计性）

（一）实验目的

1、进一步掌握VHDL语言的基本结构及设计的输入方法。

2、掌握利用VHDL语言进行时序逻辑电路设计的方法。

3、掌握VHDL语言的基本描述语句的使用方法。

（二）实验基本要求

1、编写8位移位寄存器的VHDL源程序。

2、对程序进行编译、仿真并下载到实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验五 8位序列检测器的设计 （设计性）

（一）实验目的

1、掌握VHDL语言的基本结构。

2、掌握VHDL语言的时序逻辑电路的设计方法。

3、掌握VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合应用。

（二）实验基本要求

1、编写8位序列检测器的VHDL源程序。

2、对程序进行编译、仿真并下载到实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验六 8位加法器的设计 （设计性）

（一）实验目的

1、掌握VHDL语言的基本结构。

2、掌握全加器原理，能进行多位加法器的设计。

3、掌握VHDL语言的基本描述语句特别是元件例化语句的使用方法。

（二）实验基本要求

1、分析系统原理，设计出顶层原理图。

2、编写各底层以及顶层VHDL源程序、进行系统仿真并在实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验七 数字频率计的设计 （设计性）

（一）实验目的

1、掌握VHDL语言的基本结构。

2、掌握VHDL层次化的设计方法。

3、掌握VHDL基本逻辑电路的综合设计应用。

（二）实验基本要求

1、分析系统原理，设计出顶层原理图。

2、编写各底层以及顶层VHDL源程序、进行系统仿真并在实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验八 数字秒表的设计 （设计性）

（一）实验目的

1、掌握VHDL语言的基本结构。

2、掌握VHDL层次化的设计方法。

3、掌握VHDL基本逻辑电路的综合设计应用。

（二）实验基本要求

1、分析系统原理，设计出顶层原理图。

2、编写各底层以及顶层VHDL源程序、进行系统仿真并在实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－<, /SPAN>3。

实验九 交通灯信号控制器的设计 （设计性）

（一）实验目的

1、掌握VHDL语言的基本结构。

2、掌握VHDL层次化的设计方法。

3、掌握VHDL基本逻辑电路和状态机电路的综合设计应用。

（二）实验基本要求

1、分析系统原理，设计出顶层原理图。

2、编写各底层以及顶层VHDL源程序、进行系统仿真并在实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。

实验十 数字钟的设计 （综合性）

（一）实验目的

1、熟练地运用数字系统的设计方法进行数字系统设计。

2、能进行较复杂的数字系统设计，按要求设计一个数字钟。

3、掌握自顶向下的数字系统设计方法。

（二）实验基本要求

1、分析系统原理，设计出顶层原理图。

2、编写各底层以及顶层VHDL源程序、进行系统仿真并在实验箱上进行硬件验证。

（三）基本实验条件

计算机、Max+PlusII工具软件、EDA实验开发箱、编程器件：EP1K30TC144－3。